بنفشه عزیزی

azizi

مقطع: کارشناسي ارشد         شروع دوره: مهرماه 1394         پايان دوره: بهمن‌ماه 1396

استاد راهنمای اول: دکتر بهمن زمانی         استاد راهنمای دوم: دکتر شکوفه کلاهدوز رحیمی

عنوان پايان‌نامه: روشی نوین برای وارسی تبدیل‌های اپسیلون

چکيده‌ي پايان‌نامه:
مهندسی مدل‌رانده به‌عنوان پارادایم توسعه نرم‌افزاری ظاهر شده است که از مدل‌ها به‌عنوان مصنوع اصلی در فرآیند توسعه استفاده می‌نماید. در مهندسی مدل‌رانده مدل‌ها عناصر اصلی هستند و تبدیل قلب و روح مهندسی مدل‌رانده است. در این پارادایم، با به‌کارگیری تبدیل‌ها، نرم‌افزار به‌صورت خودکار از مدل به‌دست می‌آید. تبدیل‌های مدل که با استفاده از زبان‌های تبدیل تعریف می‌شوند، نقش حیاتی در این پارادایم ایفا می‌کنند. در طول دهه‌های اخیر زبان‌های تبدیل مختلفی در جامعه مدل‌رانده مطرح شده‌اند. از آن‌جایی‌که تبدیل تاثیر مستقیم روی تولید محصول نهایی دارد، اطمینان از درستی تبدیل نوشته شده اهمیت بسیاری دارد. یکی از رایج‌ترین زبان‌های تبدیل که نه تنها در پژوهش بلکه در صنعت نیز مورد استفاده قرار می‌گیرد، زبان تبدیل اپسیلون (ETL) است. با این حال پژوهش‌های کمی در زمینه وارسی تبدیل‌های ETL ارائه شده است. از سوی دیگر، پژوهش‌های موجود برای وارسی تبدیل‌های ETL با محدودیت‌هایی مانند عدم توجه به تعریف تبدیل، نبود ابزار خودکار، عدم توانایی استدلال در مورد خروجی و استفاده از یک مدل ورودی خاص همراه هستند.
در این پژوهش با بهره‌گیری از تکنیک اجرای نمادین دو راهکار در جهت کشف خطاهای منطقی در تبدیل‌های ETL ارائه می‌گردد. راهکار اول، رویکردی غیرمستقیم را پیش می‌گیرد به این معنا که تبدیل ETL را به تبدیل DSLTrans تبدیل می‌نماید تا پس از آن بتوان با ابزار SyVOLT اجرای نمادین تبدیل DSLTrans را انجام داد و به‌صورت غیرمستقیم وارسی قرارداد‌های تبدیل‌های ETL انجام شود. راهکار دوم، رویکردی مستقیم به نام SEET را برای اجرای نمادین تبدیل‌های ETL به‌کار می‌گیرد و مدل خروجی نمادینی ایجاد می‌کند که از آن می‌توان در جهت شناسایی خطاهای منطقی در تبدیل‌های ETL استفاده کرد. این رویکرد در ابزاری به‌نام SEET‎‎ پیاده‌سازی شده است. راهکارهای ارائه شده مستقل از مدل ورودی هستند. نتایج ارزیابی حاکی از قابلیت راهکارهای پیشنهادی در کشف خطاهای منطقی تبدیل‌های ETL است.